

SoCを用いた システム設計の実践!!

産業用途に大事なのは
シンプルさかな!?

トランスタ技術

特別小冊子(非売品)
麻生勝之／宮崎仁 [共著]



CQ出版社

目次

[CONTENTS]

SoCを用いた システム設計の実践!!

麻生勝之／宮崎仁 [共著]

ギョ!? ギョ!? ギョ!?

第1章 写真館

製作したシステムの事例……………2

第2章 システム設計の実際……………6

- 2-1 適用事例の検討とシステム仕様の策定……………7
 - 2-1-1 適用事例1 (プログラマブル表示器)……………7
 - 2-1-2 適用事例2 (外観検査装置)……………8
 - 2-1-3 適用事例3 (監視カメラ録画装置)……………9
 - 2-1-4 適用事例4 (電子看板)……………10
- 2-2 SoCの選定と基本回路、コネクタ……………13
 - 2-2-1 SoCの特徴と選定のポイント……………13
 - 2-2-2 AG903の概要……………14
 - 2-2-3 AG903周辺の基本回路とコネクタの決定……………16
- 2-3 主要部品、コネクタの選定と基板サイズの見積もり……………22
- 2-4 消費電流の見積もりと電源の検討……………25
 - 2-4-1 I/O消費電流の計算……………26
 - 2-4-2 電源回路構成の検討……………28
 - 2-4-3 DC/DCコンバータと電源配線の検討……………29

第3章 回路設計の詳細……………37

- 3-1 AG903システム関連……………37
- 3-2 JTAGインターフェース……………41
- 3-3 RS-232インターフェース……………42
- 3-4 RS-485インターフェース……………44
- 3-5 SPIフラッシュ・メモリ……………44
- 3-6 アナログ・ビデオ入力インターフェース……………45
- 3-7 LCDインターフェース……………46
- 3-8 オーディオ出力インターフェース……………48
- 3-9 GPIOインターフェース……………49
- 3-10 デジタル・ビデオ出力インターフェース……………50
- 3-11 イーサネット・インターフェース……………54
- 3-12 USBインターフェース……………56
- 3-13 SDカード・インターフェース……………57
- 3-14 CFカード・インターフェース……………58
- 3-15 RTC……………60
- 3-16 電源回路……………62

第1章 写真館 製作したシステムの事例


特定用途向けの高機能・高性能と、多用途に使える汎用性を兼ね備えたさまざまなSoCが製品化されている。本書では、豊富な画像処理機能をもつ組み込み用グラフィックス SoCのAG903 (アクセル社)を例として、SoCを活用したシステム設計の方法や注意点、実際の回路基板の設計法を詳しく解説する。それによって、小型・低コストで高性能の組み込み機器開発のノウハウを学ぶことができる。




開発した回路基板の例。プログラマブル表示器、外観検査装置、監視カメラ録画装置、電子看板をはじめとするさまざまな産業用の画像機器を1枚の基板で実現できる。SoCを活用して外付けの回路や部品を減らし、基板を小型化できた。

開発した回路基板の部品面。

多層基板として最も一般的な4層基板を用いて、コンパクトに実現している。




開発した回路基板のはんだ面。
この面に搭載している部品はCFカード・スロットだけ。



AG903は2画面同時表示が可能。LCD出力とHDMI出力に同時出力している例。



さらに、4台のカメラ入力と2画面表示を同時に処理している例。




第2章 システム設計の実際

本書は、SoCを活用したシステム設計の方法や注意点を、豊富な事例を基に解説します。まず最初に、システム設計の全体の流れについて概要を説明します(図2-1)。

なお、ここでは単一用途のシステムを開発するのではなく、産業用の画像入出力装置、画像処理装置をターゲットとして具体的な複数の適用事例を検討し、それらに共通に使用可能な汎用性をもつシステムを開発することになります。また、ターゲットは携帯装置やバッテリー駆動装置ではありませんが、コスト、信頼性を考慮しながらできるだけ小型化をはかっていきます。

図2-1 システム設計の流れと本書の構成



システム設計を行う場合、まず設計したい対象に応じて、システムがもつべき機能やその構成方法を検討し、適切な仕様を策定することが大切です。ここでは、プログラマブル表示器、外観検査装置、監視カメラ録画装置、電子看板の四つの事例を検討し、それらを含む産業用画像アプリケーションを実現するためのシステム仕様を策定します。

次いで、システムの核となる SoC を選定し、回路構成や主要部品の決定、基板サイズや電源構成の決定、個々の回路設計へと進んでいきます。

2-1 適用事例の検討とシステム仕様の策定

2-1-1 適用事例1(プログラマブル表示器)

工場内では、個別の装置の操作や状態表示を行うものから、エリアやブロックごとの操作や状態表示、ネットワークやシステム全体の操作や状態表示を行うものまで、さまざまな表示盤が使われています。以前は個別のスイッチや表示ランプを組み合わせて1台ずつ特注で作っていましたが、現在ではタッチパネルを用いたプログラマブル表示器によって、1種類のハードウェアでさまざまな操作、表示に対応できるようになりました。

図2-2は、タッチパネルでFA機器の操作・監視を行うための表示盤に使用するメイン基板の構成例です。また、プログラマブル表示器が必要とするインターフェースおよび機能の一覧を表2-1に示します。

プログラマブル表示器では、表示のためのLCDモジュールと操作のためのタッチパネルを組み合わせた一体型のタッチ・ディスプレイが使われています。産業用のタッチ・ディスプレイは製品も豊富で、容易に入手できます。ディスプレイ以外のユーザ・インターフェースとしては、操作ガイダンスや警報などの音声出力も広く使われています。また、操作者から直接見えない場所をディスプレイに表示できるように、監視カメラ入力も使われています。FA用の制御装置、計測装置はRS-485接続やイーサネット接続が一般的です。他に、CFカードやSDカードなど交換可能な記録メディア、文字入力やメンテナンス作業に便利なキーボードなどのインターフェースも必要でしょう。

図2-2 プログラマブル表示器に使用するメイン基板の構成例




表 2-1 プログラマブル表示器の基本的なインターフェースと機能

インターフェース	用途
LVDS I/F	LVDS I/F には LCD モジュールを接続します。多くのプログラマブル表示器は、タッチパネルとディスプレイとが一体型となっています。
GPIO	LCD モジュールのバックライトの ON/OFF や調光に必要な PWM 信号を出力します。
RS-232 I/F	通信プロトコルが容易な、RS-232 I/F のタッチパネルを接続します。
USB I/F	USB キーボードやマウスを接続し、タッチパネルでは不向きなコマンド入力などによる操作を行えるようにします。
RS-485 I/F	FA 向けの制御装置、計測装置、ネットワークと接続します。
イーサネット I/F	FA 向けの制御装置、計測装置、ネットワークと接続します。公衆ネットワークを利用した遠隔監視などにも利用できます。
アナログ・ビデオ入力 I/F	監視映像などを表示できるように、安価なアナログ I/F の監視カメラと接続します。
SD カード I/F	ログやコンテンツ・データなどの記録に使用します。多くのノート PC には SD カード・スロットが搭載されており、利便性が高まります。
CF カード I/F	ログやコンテンツ・データなどの記録に使用します。耐震性が高いため、産業用では広く用いられています。
オーディオ出力 I/F	操作音や音声ガイダンスを出力します。
H.264 伸張機能	操作方法を説明する動画などの再生に使用します。
RTC	ログの記録日時の参照に使用します。

2-1-2 適用事例 2 (外観検査装置)

検査対象物の外観をカメラで撮影し、その画像を処理、分析して良否を判定する外観検査装置は、人間による目視検査に代わって幅広い分野で用いられています。高精度、高速な検査が必要な場合や、リアルタイムの分析機能を統合したい場合は、組み込み PC を用いてシステム化するのが一般的ですが、システムは大規模かつ高価になってしまいます。

ここでは、単体の装置で形状、寸法、位置、面積、色などの簡単な検査を行うコンパクトな外観検査装置を取り上げ、基本機能に着目して必要なインターフェースを検討します。

図 2-3 は、製品の外観を検査する画像検査装置に使用するメイン基板の構成例です。また、外観検査装置が必要とするインターフェースおよび機能の一覧を表 2-2 に示します。

外観検査装置では、検査対象を撮影するためのカメラと、通常のカメラ画像や処理、分析の各段階での画像を随時確認するための LCD モジュールが使われています。

図 2-3 外観検査装置に使用するメイン基板の構成例




表 2-2 外観検査装置の基本的なインターフェースと機能

インターフェース	用途
LVDS I/F	LVDS I/F には LCD モジュールを接続します。入力画像や検査状態をリアルタイム表示します。
GPIO	LCD モジュールのバックライトの ON/OFF や調光に必要な PWM 信号を出力します。
タイマ I/O	制御装置からのトリガ信号の入力やカメラのシャッター制御に使用します。
RS-485 I/F	FA 向けの制御装置、計測装置、ネットワークと接続します。
アナログ・ビデオ入力 I/F	検査用のモノクロ・カメラと接続します。
画像処理機能	画像検査では、カメラ画像を取り込んでノイズ除去、二値化、輪郭検出、寸法計測、面積計測、色抽出、ヒストグラム生成などの処理を行います。そして、必要な閾値との比較演算処理によって数値的に良品 / 不良品の判定を行います。

2-1-3 適用事例 3 (監視カメラ録画装置)

画像データのデジタル化と、記憶メディアの進化によって、安価な監視カメラ録画システムが実現可能になりました。防犯 / セキュリティ用途をはじめとして、工場での製造監視、自動車の運転状況監視、気象や自然災害の監視、農業での生育監視、高齢者や幼児の見守り / 監視など、応用分野はあらゆる分野に拡大しています。

図 2-4 は、監視カメラ録画装置に使用するメイン基板の構成例です。また、監視カメラ録画装置が必要とするインターフェースおよび機能の一覧を表 2-3 に示します。

監視カメラ録画装置ではマルチ・カメラの要望が多いので、多チャンネルのカメラ入力とします。録画データを撮影日時で管理するために、RTC (リアルタイムクロック) を使用します。記憶メディアは急速に大容量化が進んでいるフラッシュ・メモリが一般的で、CF や SD などのカード

媒体なら交換や外部での保存も容易です。録画のための画像処理機能としては、JPEG などの圧縮機能が必要です。

図 2-4 監視カメラ録画装置に使用するメイン基板の構成例




表 2-3 監視カメラ録画装置の基本的なインターフェースと機能

インターフェース	用途
アナログ・ビデオ入力 I/F	安価なアナログ I/F の監視カメラと接続します。多くの監視カメラ録画装置は、多チャンネル入力が望まれます。
RS-485 I/F	ネットワークと接続します。産業用途で利用する場合は、RS-485 でネットワーク接続されることも想定されます。
イーサネット I/F	ネットワークと接続します。公衆ネットワークと接続することもできます。
SD カード I/F	カメラ画像の記録に使用します。多くのノート PC には SD カード・スロットが搭載されており、利便性が高まります。
CF カード I/F	カメラ画像の記録に使用します。耐震性を高めたシステム構築が可能となります。
JPEG 圧縮機能	大量のカメラ画像を蓄積メディアに記録するため、JPEG 圧縮して記録します。
RTC	録画日時参照に使用します。

2-1-4 適用事例 4 (電子看板)

大画面で明るく視認性の良い液晶モニタが低価格で供給されるようになり、街頭やさまざまな施設内で電子看板が広く用いられています。



図 2-5 は、電子看板に使用するメイン基板の構成例です。また、電子看板が必要とするインターフェースおよび機能の一覧を表 2-4 に示します。

電子看板のディスプレイは、DVI など外付けタイプのインターフェースをもつものが多いです。また、動画、静止画、音声などを組み合わせたさまざまな表示方法が用いられ、双方向のユーザ・インターフェースも用いられます。そのため、ビデオ出力の他にオーディオ出力や RS-232 I/F を用意しており、動画再生用として H.264 伸張機能、静止画再生用として JPEG 伸張機能も必要です。一方、再生用コンテンツを CF カードや SD カードから読み込んだり、イーサネット経由で受信するためのインターフェースを備えています。

図 2-5 電子看板に使用するメイン基板の構成例



表 2-4 電子看板の基本的なインターフェースと機能


インターフェース	用途
デジタル・ビデオ出力 I/F	液晶モニタなどの外部ディスプレイと接続します。
オーディオ出力 I/F	液晶モニタ内蔵スピーカーや外部オーディオ機器と接続します。
RS-232 I/F	外部ディスプレイの電源 ON/OFF などの制御に使用します。または、タッチパネルとの通信に使用します。
イーサネット I/F	ネットワークと接続します。公衆ネットワークと接続することもできます。
SD カード I/F	再生用コンテンツが記録されている SD カード用のスロットです。多くのノート PC には SD カード・スロットが搭載されており、利便性が高まります。
CF カード I/F	再生用コンテンツが記録されている CF カード用のスロットです。耐震性を高めたシステム構築が可能となります。
RTC	スケジュール再生を行うときの日時参照用を使用します。
H.264 伸張機能	動画の再生に使用します。
JPEG 伸張機能	静止画の再生に使用します。

以上の四つの適用事例の検討に基づき、必要とされるインターフェースおよび機能をまとめたのが表2-5です。

産業用の機器製品では多品種少量やカスタマイズへの対応、長期間の製品供給などが求められることが多いため、ハードウェアは汎用性や拡張性を意識して開発し、ソフトウェアやオプションによって差別化やカスタマイズをはかる必要があります。本書では、この表に示した項目を満たす基板を開発します。

表2-5 開発する基板に搭載すべきインターフェースと機能

No.	適用事例 インターフェース および機能	プログラマブル表示器	外観検査装置	監視カメラ録画装置	電子看板
1	LVDS I/F	○	○		
2	GPIO	○	○		
3	デジタル・ビデオ出力 I/F				○
4	タイマ I/O		○		
5	RS-232 I/F	○			○
6	RS-485 I/F	○	○	○	
7	イーサネット I/F	○		○	○
8	アナログ・ビデオ入力 I/F	○		○	
9	USB I/F	○			
10	SD カード I/F	○		○	○
11	CF カード I/F	○		○	○
12	オーディオ出力 I/F	○			○
13	RTC	○		○	○
14	H.264 伸張機能	○			○
15	JPEG 圧縮機能			○	
16	JPEG 伸張機能				○
17	画像処理機能		○		



2-2 SoCの選定と基本回路, コネクタ


2-1 章では開発する基板のシステム仕様を策定しました。本章では、この仕様を満たす基板を効率よく実現できる SoC を選定し、基本回路やコネクタの設計を行っていきます。

SoC を活用してシステムを開発する場合、システムの機能や性能の大部分は SoC で決まってしまうので、使用する SoC の選定が最も重要なポイントです。SoC には多種多様な製品がありますが、本書では、2-1 章で検討した適用事例や策定した仕様から、最適な SoC 製品としてアクセル社の AG903 を使用しています。以下では、まず SoC 選定の一般的な注意点を簡単に説明し、その後で AG903 の概要について解説します。

2-2-1 SoCの特徴と選定のポイント

SoC(System on a Chip)とは、プロセッサ、メモリ、各種 I/O など複数の LSI で構成されていたシステムの全機能を、1 個の LSI チップ上に統合したものです(図 2-6)。それによって部品点数や基板サイズを大幅に削減し、製造工程も簡素化できるので、従来にはない小型、低コストのシステムを実現できます。

図 2-6 SoC の概要



そのかわり、個々の SoC は特定用途に合わせて処理性能やメモリ容量、内蔵機能が決められています。目的に合わない SoC を選んでしまうと、その後の設計でどうしても必要な性能が出せないとか、内蔵機能の多くを使わずに無駄になってしまうことになります。

2-1 章で想定した適用事例はいずれも画像の入力や出力を行うアプリケーションであり、画像の処理能力や、画像入力と画像出力のためのインターフェースを第一に考えます。高品位の動画表示や高速な画面書き換えのためには、グラフィック・アクセラレータ機能の内蔵は不可欠です。メモリも汎用でなく、VRAM としての性能が要求されます。

その他にも、ネットワークやメモリ・カードなどのインターフェース機能に注意して選定することが必要です。また、適用事例は産業用途を想定しており、SoC も産業向けのものを選択する必要があります。SoC 製品には低価格のものもありますが、実装コストや信頼性、供給状況などの点で産業用途に適さないものも多数あります。

SoC 選定でもう一つ考慮すべき点は、SoC を使うにはソフトウェア開発が必要だということです。したがって、SoC に内蔵されているプロセッサの開発環境、汎用 OS のサポート、ライブラリなどのソフトウェア資産が十分であるかどうかには注意する必要があります。

2-2-2 AG903の概要

AG903は、ARM Cortex-A5と大容量VRAM、各種の周辺機能とI/F、グラフィックス制御機能とビデオI/Fを統合したアクセル社のSoC製品です。1チップでシステムを構成できるので、サイズやコストの制約が大きい組み込み製品で高度なグラフィックスを容易に実現できます。業界標準のCortex-Aシリーズ・コアを採用し、ARMエコシステムやLinuxを活用したシステム設計が可能です。

以下に、AG903の特徴を示します。また、表2-6に主な仕様を示します。

- AG903(型番 AX51903)は、アクセル社の組み込み機器向けグラフィックスLSI
- CPUはARM Cortex-A5を内蔵し、Linuxの動作も可能
- 大容量VRAM(64MB)をオンチップに搭載
- 独立4系統のコンポジット・ビデオ入力が可能
- キャプチャした画像は、画像処理やJPEG圧縮などが可能
- OpenVG1.1に対応したベクタ・グラフィックス機能を持ち、高品質なフォント描画が可能
- 映像2系統出力が可能
- 内蔵のH.264デコーダは、電子看板(デジタル・サイネージ)にも利用可能
- USB、CFカード、SDカード、イーサネット、UART、同期シリアル、I²Cの各種I/Fを搭載
- EQS I/Fにより、自動でメモリ・アクセスを同期シリアル信号に変換可能
- 外付けCPUによるAG903の制御が可能(デバイス機能)
- QFPパッケージを採用し、ボードの信頼性向上、コストダウンが図れる
- アクセル社からAG903評価ボードが供給されている



写真1 AG903の外観
パッケージはQFP256ピン、
サイズは28×28mm




表2-6 AG903の主な仕様

機能	詳細	性能
内蔵CPU	コア、クロック	ARM Cortex-A5, 400MHz
	FPU	ARM VFP3/NEON
	周辺機能	MMU, L1/L2 キャッシュ, DMAC, GIC, タイマ
内蔵VRAM	容量	512Mビット(64Mバイト)
ビデオ入力	入力I/F	24ビット・デジタル×1または8ビット・デジタル×2, アナログ×4
	入力フォーマット	RGB888/RGB565/YCbCr422(デジタル) NTSC/PAL コンポジット(アナログ)
	入力ドット・クロック	最大170MHz
ビデオ出力	出力I/F	24ビット・デジタル×1または8ビット・デジタル×2, LVDSデュアル×1またはLVDSシングル×2
	出力フォーマット	RGB888/RGB565/YCbCr422(デジタル)
	最大解像度	1920×1200, 60Hz(デジタル) 1366×768, 60Hz(LVDSシングル) 1920×1200, 60Hz(LVDSデュアル)
	出力ドット・クロック	最大170MHz
	総発色数	24ビット
	ウィンドウ数	16ウィンドウ
描画	対応API	OpenVG1.1 準拠API, AG9 描画API
画像圧縮/伸張	圧縮方式	JPEG(圧縮/伸張), H.264(伸張), AG9形式(可逆伸張)
画像処理	機能	I/P変換, クロップ, ノイズフィルタ, 色空間変換, HSV/HLS変換, 縮小, 空間フィルタ, 濃度変換, 閾値処理, ラベリング, ヒストグラム生成, フレーム間演算
外部I/F	CPU周辺I/F	UART×4, 同期シリアル×4, I ² C×2, タイマ×4, バックライト制御×2, EQS×1, GPIO, デバッグ
	イーサネット	MII/RMII(10/100M)×1
	USB	USB2.0(HS/FS/LS)×1(ホスト/ファンクション切替)
	オーディオ	I ² S/右詰め/左詰め/TDM×4, HD Audio×1
	メディア	CFカード(TrueIDE/PCカード), SDカード(SDSC/SDHC/SDIO/MMC)
パラレル・バスI/F	バス幅, クロック	32/16/8ビット, 最大66MHz
	アドレス空間	26ビット(64Mバイト)
	メモリI/F	SRAM/SDRAM I/F
デバイス機能	バス幅, クロック	32/16ビット, 最大66MHz
	アドレス空間	26ビット(64Mバイト)
	データ転送モード	デュアル・アドレス・モード
動作電圧		コア: 1.15V, I/O: 1.8Vまたは3.3V, アナログ: 1.8V, VRAM: 1.8V
パッケージ		256ピンQFP(底面放熱パッド付き), 28×28mm


2-2-3 AG903 周辺の基本回路とコネクタの決定

SoC を選定したら、次は策定したインターフェースや機能の仕様に合わせて、SoC 周辺の基本回路とコネクタを決めていくことになります。

SoC には多くの機能が統合されていますが、電源回路やクロック・ソースなどは一般に外付けが必要です。また、インターフェースの部分では、適切なコネクタを選んで SoC と信号配線で接続することが必要です。インターフェースの種類によっては、追加の外付け回路や部品が必要になる場合もあります。一般的に、コネクタや信号配線は基板上で大きなスペースを専有するので、基板サイズ見積りの重要な要因です。

組み込み向け SoC の AG903 を用いた基板の回路構成を図 2-7 に示します。

図 2-7 製作する基板の回路構成



システムの仕様策定のところでも述べましたが、産業用の基板では汎用性や拡張性も意識して、今回検討した四つの適用事例を含む多くの画像処理アプリケーションに適用可能なように設計します。特に、インターフェース部分の電気的な接続条件やコネクタは、コストも考慮して、なるべく汎用的なものを選定するようにしています。さらに、ソフトウェアの開発やメンテナンスを考慮して、基板にはデバッグ用 I/F を装備しています。

図 2-7 に示した回路構成について、それぞれ電気的仕様およびコネクタを検討します。

(1) アナログ・ビデオ入力 I/F

アナログ出力の監視カメラなどを接続するための I/F です。4 チャンネルのアナログ・ビデオ信号を、それぞれ AC カップリングして AG903 に入力します。電気的仕様は、JEITA 規格 CP-1203A「AV 機器のアナログ信号の接続要件」の映像信号の接続条件に合わせて、入力インピーダンス 75Ω、1V_{p-p} の NTSC コンポジット信号とします。

コネクタは、一般的に使用されている RCA ジャックとします。

(2) LCD I/F

機器内蔵用の液晶モジュールを接続するための I/F です。電気的仕様は、高速差動シリアル伝送規格の LVDS (FPD-Link) に準じます。市販の産業用液晶モジュールでは、信号配線が少なく小型化に適した LVDS を採用する製品が増えてきました。

LVDS 信号は特性インピーダンス 100Ω の差動線路で伝送することが必要であり、基板パターン設計での制約条件となります。ピアを通過するとインピーダンスの不整合を生じるので、ペア配線がクロスしないような端子割り当てにすることも必要です。

LVDS 信号の他に、液晶モジュール用とバックライト用の電源や制御信号もあります。AG903 からそれぞれ電源 ON/OFF 信号を出力し、電源スイッチ IC を制御します。バックライト ON/OFF と調光用 PWM 信号は、レベル変換できるようにしてコネクタに出力します。これらの信号の電圧レベルは液晶モジュールによって異なります。

コネクタは、インピーダンス整合や定格に注意して選定します。コネクタの標準仕様は見当たらないため、ここではアクセル社の AG903 評価ボードと同一のコネクタを使用し、評価ボードと同じ液晶モジュールと接続できるようにします。


独自にコネクタを選定する場合は、次の事項を十分に検討して決める必要があります。

① LVDS 信号の品質に大きく影響しないかどうか

特性インピーダンス 100Ω の差動線路の基板パターンは、基板の条件でも変わりますが、一般には 0.3mm 間隔程度のペア配線になります。このペア間に比べてコネクタのランド間隔があまりにも広いと、インピーダンス不整合による波形品質への影響が懸念されます。

ただし、一般的な 1mm ~ 1.25mm ピッチ程度であれば問題は生じないでしょう。ペア配線なるべく対称にすることや、複数のペア配線を収容する場合はクロストークを避けるためペアとペアの間に GND をはさむなどの注意が必要です(図 2-8)。

図 2-8 LVDS コネクタ部分の基板パターンの注意点



② 端子の定格は満足できるか

コネクタを小型にすると、一般的には定格電圧や定格電流が小さくなります。コネクタから液晶モジュールやバックライトへの電源を供給する場合に注意が必要です。特に、バックライトの定格は比較的大きいため、十分な確認が必要です。

③ 必要な端子数が確保できるか

LVDS 信号は各チャンネルで 2 本ずつ端子を使用し、信号品質向上のためにコネクタの両端部や各ペア配線の両側に GND 端子を置きます。また、液晶モジュールやバックライトのための電源端子や、バックライトの制御信号端子なども割り当てが必要です。

電源配線は、コネクタやケーブルの定格の範囲内で 1 本当たりの電流を増やし、端子数を減らすことも可能です。ただし、使用する液晶モジュール側コネクタにある電源端子は、すべてに配線して電源を供給する必要があります。基板側コネクタだけ電源端子を減らすと、ケーブル部分で分岐が必要となるので、ケーブル製作費のコストアップにつながります。基本は 1 対 1 の配線が必要です。

④ コネクタのサイズが要求に合うかどうか

LCD I/F は、小型化のために狭ピッチ・コネクタを採用することも多いでしょう。ただし、狭ピッチ・コネクタはケーブルの挿抜時に端子を痛めやすいので注意が必要です。特に、1 列タイプのコネクタを使用する場合は、嵌合方法も考慮に入れる必要があります。

⑤ 量産時にプローブ・ピンが当たれるかどうか

基板の量産時には、テスト用パッドに直接プローブ・ピンを当てて出荷検査する場合があります。このプローブ・ピンはピン同士の必要最小間隔が決められており、その間隔は量産工場ごとに決まっています。小型のコネクタは必然的にパッド間隔が狭くなるため、プローブ・ピンが当てられるかどうか確認する必要があります。

(3) デジタル・ビデオ出力 I/F

外付けディスプレイを接続するための I/F です。市販ディスプレイとの接続性を考慮し、AG903 の CMOS 出力を DVI 規格に変換して出力します。ただし、コネクタはシステムの小型化をねらって、DVI よりも小型の HDMI Type-A コネクタとしています。

HDMI の物理層は、DVI と同じ TMDS (Transition Minimized Differential Signaling) 信号なので、HDMI 入力のディスプレイに接続可能です。また、DVI 入力のディスプレイとの接続も、

市販の HDMI⇔DVI 変換コネクタを使用すれば可能です。なお、HDMI 規格にあるオーディオと認証用の信号は使用しません。

また、ディスプレイが対応する解像度情報を基板側で取得できるように、VGA、DVI、HDMI など多くのディスプレイが VESA DDC 信号を備えています。DDC 信号は双方向シリアル I/F で、AG903 の I²C I/F に接続して通信を行います。ただし、DDC 信号は 5V I/F なので、3.3V I/F の AG903 への接続にはレベル変換が必要となります。

(4) オーディオ出力 I/F

アナログ・オーディオ信号を出力するための I/F です。AG903 の同期シリアル I/F (SSP) の I²S モードでデジタル・データを出力し、オーディオ用 DAC でアナログに変換してコネクタに出力します。電気的仕様は、JEITA 規格 CP-1203A の音声信号の接続条件に合わせて、出力インピーダンス 2.2kΩ 以下、最大出力レベル 2V_{rms}(FS) とします。

オーディオ出力は、パワー・アンプを内蔵してスピーカに直接出力したいという要望も多いのですが、スピーカの仕様は多種多様なため、本基板ではライン出力とします。コネクタは、システムの小型化をねらって φ3.5mm のステレオ・ミニジャックを使用します。

AG903 の出力信号のサンプリング周波数は、音楽 CD と同じく 44.1kHz とします。マスター・クロックは、 $f_s=44.1\text{kHz}$ 、 $MCK=256f_s=11.2896\text{MHz}$ の発振器を AG903 に接続して使用します。なお、要求される音声品質にもよりますが、AG903 の内蔵 PLL を用いれば異なるサンプリング周波数の再生も可能です。

(5) RS-232 I/F

AG903 の UART I/F を使用し、外付けの RS-232 トランシーバで RS-232 レベルの信号に変換します。タッチパネル・コントローラ基板と接続することを考慮して、このインターフェースには 5V 電源も出力しておきます。

コネクタは、機器の内部とも外部とも接続する可能性があっても定まらないため、2.54mm ピッチのピンヘッドとします。

(6) RS-485 I/F

AG903 の UART I/F を RS-485 モードで使用し、外付けの RS-485 トランシーバで RS-485 レベルの差動信号に変換します。

コネクタの標準仕様は見当たらないため、2.54mm ピッチのピンヘッドとします。

(7) タイマ I/O

タイマ I/O は、制御装置からのトリガ入力やカメラのシャッター制御に使用することが想定されます。また、外部装置の監視・制御に使用する接点 I/O にも使用できます。さらに、接点数を容易に拡張できるように、I²C I/F へも接続しておくとういでしょう。

コネクタの標準仕様は見当たらないため、2.54mm ピッチのピンヘッドとします。

(8)イーサネット I/F

イーサネット接続には、AG903 のイーサネット MAC を利用できます。ただし、物理層は内蔵していないので、外付けの PHY (物理層 IC) が必要です。AG903 は、SD カードとイーサネットを併用する場合には、RMII I/F で PHY と接続しなければなりません。RMII I/F を使用する場合は、周波数安定度 $\pm 50\text{ppm}$ 以内の 50MHz 発振器が必要となります。

コネクタは、イーサネットで一般的な RJ-45 コネクタとします。運用時に接続スピードや送受信状態が確認しやすい LED インジケータ付きのコネクタがよいでしょう。

(9)USB I/F

マウスやキーボードなどの USB 周辺機器を接続するための I/F です。AG903 の USB I/F をホスト・モードで使用し、さらに電源供給用の 5V を接続します。AG903 の USB I/F には物理層が内蔵されているため、コネクタと直結できます。

コネクタは、USB ホスト機器として一般的な USB Type-A コネクタとします。

(10)SD カード I/F

AG903 の SD カード・ホスト・コントローラを使用します。AG903 と直結するため、I/O 電圧は 3.3V 固定となります。

コネクタは、システムの小型化をねらって micro SD スロットとします。

(11)CF カード I/F

AG903 の CF カード・コントローラを使用します。CF カードは HDD 互換の蓄積メディアとして使用されることが多いことを想定し、PC カード・モードではなく True IDE モード固定で使用します。これにより、基板上の配線数を削減できます。AG903 と直結するため、I/O 電圧は 3.3V 固定となります。

コネクタは、一般的な Type I/II カード対応スロットとします。

(12)RTC

RTC (Real Time Clock) としては各種の IC やモジュールが市販されていますが、AG903 の端子の使用効率のよい I²C I/F のものを使用します。

なお、本基板ではデジタル・ビデオ出力の DDC 信号にも I²C I/F を使用しています。1 本の I²C バスに複数のデバイスを接続することも可能ですが、内部の通信状態が漏れないように、また外部から内部回路にアクセスできないように、RTC には DDC 信号とは別の I²C チャンネルを使用します。

(13)SPI フラッシュ・メモリ

システムの実行プログラムの格納用に、SPI フラッシュ・メモリを搭載します。容量は実行プログラムのサイズで変わってきますが、数 M バイトあれば Linux にも対応可能です。ここでは、

アクセル社の AG903 評価ボードと同じ 16M バイトにして、評価ボードで開発したプログラムをそのまま格納可能にしています。16M バイト以上の容量が必要な場合は、CF カードなどの併用も可能です。

(14)デバッグ関連 I/F

ソフトウェアの開発やメンテナンスのために、JTAG デバッグと接続可能にしています。コネクタは、ARM の JTAG デバッグ端子として標準的な 2.54mm ピッチ 20 ピンのコネクタとします。

さらに、AG903 の UART0 もデバッグ用ポートに割り当てています。UART0 を USB-シリアル変換 IC で USB に変換することによって、PC との接続性を高めています。PC がホストになるので、こちらのコネクタは USB micro-B コネクタとします。

(15)リセット

基板の電源が安定してから AG903 を起動し、電源瞬断時には再起動させるように、POR (Power On Reset) IC を使用します。

別のリセット方法として、タクト・スイッチによるマニュアル・リセットと、JTAG デバッカからのリセット (nSRST) にも対応させています。

(16)AG903 関連

AG903 の USB I/F を使用するため、水晶振動子は 24MHz を使用します。AG903 の起動方法は、DIP スイッチで選択できるようにします。

(17)電源

基板の電源は、DC12V 入力から、DC/DC コンバータを用いて各電圧を生成します。ここで生成した電源は、液晶モジュールへの供給にも使用します。なお、液晶モジュールのバックライトの供給電圧は 12V が一般的であり、供給電流は比較的大きいため、DC12V 入力をそのまま供給します。

コネクタの標準仕様は見当たらないため、一般的な DC ジャックとします。ただし、定格電流の検討が必要です。

JEITA 規格 RC-5320A「外部電源プラグ・ジャック」では、12V 用は電圧区分 4 の DC ジャックに該当し、定格電流は 2A となります。バックライトへの供給電流を 1A、液晶モジュールの消費電力を 5W とすると、液晶モジュールへの電源供給は変換効率 90% の DC/DC コンバータで 12V から生成するとして、これらの合計は、

$$1\text{A} + 5\text{W}/0.9/12\text{V} = 1.5\text{A}$$

となり、液晶モジュールへの供給分だけで定格電流 2A 近くになります。

本基板では、JEITA 規格のものではなく、DC ジャックとして一般的で、定格が大きい製品が入手しやすい内径 $\phi 2.1\text{mm}$ 、外形 $\phi 5.5\text{mm}$ の DC2.1 ジャックを使用します。AC アダプタも、DC2.1 プラグで定格の大きい製品が容易に入手可能です。

以上のような検討によって、製作する基板の基本回路やコネクタについて、主な仕様が決まりました。表 2-7 にまとめて示します。

表 2-7 製作する基板の主な仕様

項目	仕様	コネクタ
システム・コントローラ	AX51903 (AXELL), 24MHz	
ROM	16M バイト, SPI フラッシュ・メモリ	
ビデオ入力	NTSC/PAL コンポジット, 1Vp-p/75Ω	RCA×4
ビデオ出力 1	LVDS (シングル・リンク) バックライト制御: ON/OFF, 調光 PWM 電源出力: 12V/1A, 5V/1A または 3.3V/1A	SHD-40×1
ビデオ出力 2	DVI (シングル・リンク)	HDMI Type-A×1
オーディオ出力	ステレオ, 2Vrms (FS)/2.2kΩ 以下	φ3.5mm ステレオミニジャック×1
USB	USB2.0	USB Type-A×1
LAN	10BASE-T/100BASE-TX	RJ-45×1
シリアル I/F	RS-232 (TXD/RXD)	2.54mm ピンヘッダ×1
	RS-485	2.54mm ピンヘッダ×1
GPIO	4ch GPIO + I ² C	2.54mm ピンヘッダ×1
ストレージ	3.3V SDSC/SDHC	micro SD スロット×1
	3.3V CF カード, True IDE	Type I/II スロット×1
RTC	CR1220 バックアップ対応	
デバック I/F	USB シリアル	USB micro-B×1
	JTAG	ARM JTAG20×1
	マニュアル・リセット・スイッチ	
電源入力	DC12V	DC2.1 ジャック×1

2-3 主要部品、コネクタの選定と基板サイズの見積もり


2-2 章では、開発する基板に搭載する SoC を選定し、基本回路やコネクタの仕様を決定しました。その次のステップとして、ここでは主要部品やコネクタの選定、基板上でのレイアウト、基板サイズの見積もりについて解説します。

図 2-9 は、主要部品やコネクタの専有面積、部品間の配線などを基にまとめたレイアウト案です。AG903 の周囲は配線の数が多いので、スペースをとってあります。

レイアウトに慣れていないと、詰め込みすぎて基板パターン設計時に配線が入りきらなくなったり、部品間の干渉や放熱効率の低下が問題になったりします。逆に、スペースを空けすぎて、むだに大きなサイズの基板になってしまうこともあります。

以下に、選定やレイアウトにおける注意事項を解説していきます。

図 2-9 設計初期の部品レイアウト案



(1) 基板サイズの見積もり

基板を無理に小型化すると、基板の層数が増えたりビルドアップ基板が必要となってコストアップになります。また、GND 層からの放熱が不十分になり、ヒートシンクが必要になる場合もあります。今回は、基板のサイズに規定を設けず、無理のない範囲で小型化します。レイアウトの検討結果から、はがきサイズ(148mm×100mm)を目標としています。

(2) 部品の選定における注意

主要部品とコネクタは、周辺部品も含めた実装面積、コスト、入手性なども考慮しながら選定します。評価ボードと同じ部品を選定しておく、メーカーから提供されるサンプル・プログラムの流用が容易になる利点があります。

(3) 主要部品の配置における注意

端子配置をよく検討し、AG903 と部品間の配線がなるべくクロスしないように部品を配置していきます。LVDS などの高速デジタル信号は、パターンの引き回しが短くなるようにします。また、電源電圧が同じ部品はなるべくまとめておく、DC/DC コンバータとアナログ回路はなるべく離す、発熱の大きい部品はなるべく離すなどの点にも注意します。

(4) コネクタの配置における注意

最近では、メーカーから外形のCADデータが提供されていることが多く、これを利用すると基板占有面積をイメージしやすいでしょう。コネクタについては、ケーブルが出る方向やカードの挿抜方向にも注意して配置していきます。なお、RCA ジャックの間隔は、JEITA 規格 RC-5231A「電子機器用ピンプラグ・ジャック」に準じて14mmとしました。

実際のケーブルではプラグがコネクタより大きい場合もあるので、ケーブルを嵌合した状態でケーブル同士や基板との干渉がないことを確認することも必要です(図2-10)。

基板をケースに入れて使用する場合は、まずコネクタを配置する基板端を決めます。ケースを簡単な構造にするには、1つの基板端、または対面する2つの基板端にコネクタを配置します。ケースの加工を考慮して、配置位置はmm単位とするのが望ましいでしょう。

基板の四隅には、基板固定用のねじ穴を設けます。四隅だけでなく、LCD I/Fのように挿抜時に力がかかって基板がたわむ恐れのある場所の近くには、追加のスタッド取り付け用ねじ穴を用意しておきます(図2-11)。また、ピンヘッダの横にあるねじ穴は、ピンヘッダから別のコネクタへの変換基板を固定できるように設けてあります(図2-12)。

図2-10 ケーブル同士の干渉を確認する




図2-11 たわみ防止用スタッド





図2-12 コネクタ変換基板



(5) 部品レイアウトの実際

部品のレイアウトは、部品サイズだけでなく、ランド、パッドなどのフットプリント、クリアランスなどを考慮して配置します。

図2-9において、実線は部品本体を示し、点線はその部品周辺に必要な領域を示します。ただし、周辺のチップ部品などは含んでいません。精度を高く見積もるには、チップ部品の占有面積の考慮や、配線領域の考慮が必要になります。

配線領域の見積もりには、基板製造の条件を知ることが必要です。例えば、基板パターンの線幅を $W = 0.15\text{mm}$ とする場合、線間クロストーク抑制のため、配線の両側に同じ幅 W のクリアランスを設けるのが一般的(3W 規則)です。このときの最小配線間隔は $0.15\text{mm} \times 2 = 0.3\text{mm}$ となります。CF カードのデータ・バス部分では、16本を平行配線することになるので、最低でも $(0.15\text{mm} \times 3) \times 16 = 7.2\text{mm}$ 幅の配線領域が必要となります。

LVDS, DVI, USB, NTSC などのインピーダンス指定のラインは、基本的にはビアを経由させず基板表層のみで配線します。ESD 保護素子やノイズ・フィルタなどの実装が必要な場合もあり、予想以上の基板面積が必要になることも多いので注意が必要です。

2-4 消費電流の見積もりと電源の検討

基板で使用する主要部品が決まったところで、各電圧ごとに最大消費電流を見積もり、電源回路や電源配線の検討を行います。最大消費電流の見積もりを表2-8に示します。

表2-8 最大消費電流の概算見積り

機能	主要部品	最大消費電流 (A)				
		1.15V	1.8V	3.3V	5V	12V
AG903	AX51903 (Axell)	3	0.9	0.3		
	1.8V I/O		0.043			
	1.8V LDO			0.15		
SPI Flash メモリ	N25Q128A13ESE40 (Micron)			0.02		
DVI 変換	TFP410 (TI)			0.25		
オーディオ DAC	PCM5100 (TI) (3.3V LDO)				0.045	
RS-232 変換	MAX3232EIPW (TI)			0.03		
RS-485 変換	LTC2850 (Linear)			0.033		
イーサネット	DP83848K (TI)			0.1		
SD カード				0.2		
CF カード				0.2		
USB					0.5	
	小計	3	0.94	1.3	0.55	0

LCD 12V						1
LCD 3.3V/5V					1	
DC/DC (5V)	LTM4624 (Linear)					1.3
DC/DC (3.3V)	XCL213B333DR (Torex)				0.95	
DC/DC (1.8V)	XCL213B183DR (Torex)				0.38	
DC/DC (1.15V)	LTM4624 (Linear)					0.32
	合計	3	0.94	1.3	2.9	2.6

※ AG903 の最大消費電流値は暫定値です。

この基板では12Vの入力電源から、デジタル用として12V、5V、3.3V、1.8V、1.15Vの5種類、アナログ用として3.3V、1.8Vの2種類、合計7種類の電源を出力します。12V出力は入力電源をそのまま使用し、デジタル用の5V、3.3V、1.8V、1.15VはDC/DCコンバータで生成します。アナログ用の3.3V、1.8VはLDO(Low Drop Out)レギュレータで生成し、その消費電流をデジタル用の方に加算しています。

見積りに必要な最大消費電流値は、それぞれ主要部品のデータシートで調べます。データシートの値はメーカーが定める条件下のものであり、条件が変わればそのまま適用できません。例えば、高速デジタルI/Oの消費電流は出力数、出力電圧、負荷容量、周波数などの条件を自分で設定し、計算によって求める必要があります。

2-4-1 I/O消費電流の計算

I/Oのドライブに必要な電流 I_{cco} [mA]は、次式で求められます。

$$I_{cco} = \sum_{n=1}^m \{C_n \cdot (V_{OH} - V_{OL}) \cdot F_n\}$$

F_n : n番目のI/Oのトグル周波数 [MHz]
 C_n : n番目のI/Oに接続される負荷容量の合計 [nF]
 V_{OH} : n番目のI/Oの最大出力電圧 [V]
 V_{OL} : n番目のI/Oの最小出力電圧 [V]
 m : I/O数



ここでは、最も周波数が高くなるAG903のCMOSデジタル・ビデオ出力端子について計算してみます。CMOSデジタル・ビデオ出力は、I/O電圧1.8Vとします。

<p>① クロック端子</p> <p>$F_n = 165\text{MHz}$ $C_n = 2.1\text{pF(AG903)} + 5\text{pF(TFP410)} + 3.5\text{pF(配線)} = 10.6\text{pF} = 0.011\text{nF}$ $V_{OH} = 1.8\text{V}$ $V_{OL} = 0.0\text{V}$ $m = 1$ $I_{cco_ck} = 0.011\text{nF} \times 1.8\text{V} \times 165\text{MHz} \times 1 = 3.3\text{mA}$</p>	<p>② RGBデータ端子</p> <p>$F_n = 165\text{MHz}/2 = 82.5\text{MHz}$ $C_n = 2.1\text{pF(AG903)} + 5\text{pF(TFP410)} + 3.5\text{pF(配線)} = 10.6\text{pF} = 0.011\text{nF}$ $V_{OH} = 1.8\text{V}$ $V_{OL} = 0.0\text{V}$ $m = 24$ $I_{cco_RGB} = 0.011\text{nF} \times 1.8\text{V} \times 82.5\text{MHz} \times 24 = 39.2\text{mA}$</p>
<p>③ 合計</p> <p>$I_{cco} = I_{cco_ck} + I_{cco_RGB} = 3.3\text{mA} + 39.2\text{mA} = 42.5\text{mA}$</p>	

以上の計算では、データシートで調べたICの端子容量と、CMOSデジタル・ビデオ信号の配線容量を負荷としています。配線容量は次のようにして見積もります。

(1) マイクロストリップラインの特性計算

複雑な定数計算を簡単に実行できる便利なツールとして、トラ技エレキ電卓があります。今回は、それを利用してマイクロストリップライン構造の配線の特性インピーダンスと伝搬遅延時間を図2-13のように見積もりました。

基板製造の条件より比誘電率 $\epsilon_r = 4.3$ 、誘電体厚さ $h = 0.2\text{mm}$ 、導体幅 $w = 0.15\text{mm}$ 、導体厚さ $t = 0.043\text{mm}$ を入力して、特性インピーダンス $Z_0 = 74.9\Omega$ 、伝搬遅延時間 $\tau_d = 5.84\text{ps/mm}$ が得られました。

図2-13 トラ技エレキ電卓による計算例

マイクロストリップラインの特性インピーダンス、伝搬遅延時間

導体の厚さ
 マイクロストリップの導体幅
 誘電体の厚さh
 誘電体 ϵ_r
 グラウンド・プレーン

(赤枠に入力してください)

比誘電率 ϵ_r : 4.3
 誘電体厚さh: 0.2 mm
 導体幅w: 0.15 mm
 導体厚さt: 0.043 mm

w^2 : 0.182677 ←途中計算
 特性インピーダンス Z_0 : 74.93686 Ω
 ϵ_{eff} : 3.054309
 伝搬遅延時間 τ_d : 5.837178 ns/m

部分1: 18.42885
 部分2: 4.066279
 部分3: 6.314357
 部分4: 6.778904 ←途中計算

<http://toragi.cqpub.co.jp/tabid/316/Default.aspx>

(2) マイクロストリップラインの容量計算

マイクロストリップライン構造の配線容量 C_{TRACE} [pF/mm]は、特性インピーダンス Z_0 と伝搬遅延時間 τ_d を用いて、次式で求められます。

$$C_{TRACE} = \frac{\tau_d}{Z_0}$$

よって、 $5.84/74.9=0.078\text{pF/mm}$ が得られます。


さらに、図2-9のレイアウト案より、AG903からTFP410までの配線長を35mm程度と想定すれば、配線の静電容量は、

$$35\text{mm} \times 0.078\text{pF/mm} = 2.7\text{pF}$$

となります。

(3) ビアの容量計算

CMOS デジタル・ビデオ信号の配線にビアを使用することを想定し、文献(3)を参考にして、ビアの静電容量 C_{VIA} [pF] を求めてみます。



ここで、基板製造の条件より $t=1.6\text{mm}$, $\epsilon_r=4.3$, $d_1=0.7\text{mm}$, $d_2=1.4\text{mm}$ とすると、 $0.055 \times 4.3 \times 1.6\text{mm} \times 0.7\text{mm} / (1.4\text{mm} - 0.7\text{mm}) = 0.4\text{pF}$ が得られます。2個のビアを使用すると、 $0.4\text{pF} \times 2 = 0.8\text{pF}$ となります。

以上より、配線容量 2.7pF とビア容量 0.8pF を合計して、 $2.7\text{pF} + 0.8\text{pF} = 3.5\text{pF}$ が配線に関わるトータルの静電容量と見積もることができました。

2-4-2 電源回路構成の検討

次に、電源回路の構成を検討します。

一般的に、高性能のプロセッサや SoC を使用するシステムでは、必要な電源の種類が多くなり、コア電源のように低電圧かつ大電流の電源も必要になります。DC/DC コンバータを1個所に集めてグローバルに電源を生成すると、基板の電源層数が多くなるとともに、各電源配線が長くなって電圧降下や負荷応答の悪化などの問題を生じます(図 2-14)。

電源電圧が同じ部品をなるべくまとめて配置することによって電源層を適宜分割し、さらに部分的に POL(Point of Load) コンバータを組み合わせることによって、電源層数や配線長を削減して効率のよい電源配線を実現できます(図 2-15)。

図 2-14 集中型 DC/DC コンバータによる電源構成の例(電源層は5層)





図 2-15 集中型 DC/DC コンバータと POL コンバータを組み合わせた電源構成の例(電源層は1層)




今回の基板に必要な電源を検討して、図 2-16 のような電源回路構成としました。

12V 入力電源から、DC/DC で 5V を生成し、LCD、USB、5V デジタル回路に供給します。3.3V などさらに低電圧の電源もこの 5V から生成します。ただし、最も低電圧かつ大電流の 1.15V コア電源は、12V から DC/DC で直接生成します。

基板を小型化するため、DC/DC コンバータとしてはコントローラ、インダクタ、パワー・トランジスタが一体型となった DC/DC コンバータ・モジュールを使用しています。また、DC/DC コンバータには過電流保護、過熱保護などの保護機能が備わったものを選び、突入電流の低減のためソフトスタート機能ももたせています。

図 2-16 電源回路構成



2-4-3 DC/DC コンバータと電源配線の検討

1.15V, 1.8V など低電圧の電源は、電圧の許容範囲が狭いため、DC/DC コンバータの出力電圧精度や、配線で生じる電圧変動に注意して設計する必要があります。

DC/DC コンバータは、スタティックな精度だけでなくダイナミックな出力リップル電圧、負荷過渡応答特性を確認し、仕様が満足できる部品を選定する必要があります。配線での電圧変動としては、配線の抵抗成分による IR ドロップや、配線のインダクタンス成分による電圧変動が問題となります。

(1) LTM4624 の出力電圧精度の計算

1.15V 生成に用いる LTM4624 (リニアテクノロジー) の出力電圧 V_{OUT} [V] は、外付けの抵抗 R_{FB} を用いて、次式のように求まります。

$$V_{OUT} = \frac{0.6V \times 60.4k\Omega}{R_{FB}} + 0.6V$$

$R_{FB} = 66.5k\Omega$ とすれば、 $0.6V \times 60.4k\Omega / 66.5k\Omega + 0.6V = 1.14V$ が得られます。

高い電圧精度を得るためには、抵抗の精度が重要です。また、上記の式では定数となっている $0.6V$, $60.4k\Omega$ は LTM4624 内部のパラメータであり、精度の検討が必要です。

① 高精度の抵抗を検討する

抵抗値許容差 0.5%, 抵抗温度係数 $\pm 25ppm/^{\circ}C$ の精密金属皮膜チップ抵抗 RR0816P-6652-D-80C (進工業) を検討します。

任意の温度における抵抗値 R [Ω] は、次式で求まります⁽¹⁾。

$$R = R_a \{1 + (T - T_a) \cdot \alpha \times 10^{-6}\}$$

- α : 抵抗温度係数 [ppm/ $^{\circ}C$]
- R_a : 基準温度における抵抗値 [Ω]
- T_a : 基準温度 [$^{\circ}C$]

ここで、 $0^{\circ}C \sim 70^{\circ}C$ の範囲で抵抗値を計算してみると、

- +25ppm/ $^{\circ}C$, +70 $^{\circ}C$: $66.5k\Omega \times \{1 + (70-20) \times 25 \times 10^{-6}\} = 66.6k\Omega$
- +25ppm/ $^{\circ}C$, 0 $^{\circ}C$: $66.5k\Omega \times \{1 + (0-20) \times 25 \times 10^{-6}\} = 66.5k\Omega$
- 25ppm/ $^{\circ}C$, +70 $^{\circ}C$: $66.5k\Omega \times \{1 + (70-20) \times (-25) \times 10^{-6}\} = 66.4k\Omega$
- 25ppm/ $^{\circ}C$, 0 $^{\circ}C$: $66.5k\Omega \times \{1 + (0-20) \times (-25) \times 10^{-6}\} = 66.5k\Omega$

より、 $66.4k\Omega \sim 66.6k\Omega$ の範囲で変化することがわかります。これに、抵抗許容差 $\pm 0.5\%$ を考慮すると、抵抗 R_{FB} は $66.1k\Omega \sim 66.9k\Omega$ の範囲で変化することになります。

② LTM4624 のパラメータを検討する

出力電圧 V_{OUT} の計算式における定数 $0.6V$, $60.4k\Omega$ は、データシートから最大値と最小値を読み取れます。これらの変動を考慮すると、出力電圧 V_{OUT} の変動範囲は、

$$V_{OUT} (max) = 0.609V \times 60.75k\Omega / 66.1k\Omega + 0.609V = 1.17V (=1.15V + 1.7\%)$$


$$V_{OUT} (min) = 0.591V \times 60.05k\Omega / 66.9k\Omega + 0.591V = 1.12V (=1.15V - 2.6\%)$$

となります。LTM4624 の出力電圧精度は、1.15V に対して $\pm 20mV / -30mV$ となることが分かりました。 $\Delta V_{OUT} = \pm 30mV$ と見積もります。

(2) LTM4624 の出力リップル電圧の計算

LTM4624 の出力リップル電圧は、リニアテクノロジーの電源設計ツール LTpowerCAD II を用いて計算できます。およそ、 $\Delta V_{O\text{rip, p-p}} = \pm 0.98mV$ と見積もれます (図 2-17)。

図 2-17 LTpowerCAD II による LTM4624 を用いた 1.15V 電源回路の特性




(3) 1.15V 電源配線での IR ドロップの検討

次に、配線での電圧変動を見積もります。1.15V コア電源は出力電流が 3A と大きいので、基板の配線抵抗から生じる IR ドロップが大きくなります。

一般に、高性能システムの基板設計では多層基板を採用して内層ベタ GND を広く取り、ビア数も多くすることが推奨されます。ベタ GND 層と複数ビアの採用は、配線の抵抗やインダクタンスを低減し、放熱効率を向上する利点があります。この場合、GND 配線の IR ドロップは簡単化のために無視できます。

図 2-9 のレイアウト案から、LTM4624 から 1.15V 電源ベタ・パターンまでは 10mm 幅、15mm 長で配線可能と想定できます(図 2-18)。この部分の IR ドロップを計算します。

図 2-18 検討時の 1.15V 電源パターン



任意温度における配線パターンの直流抵抗 R_{TRACE} [Ω/mm] は、次式で求められます。

$$R_{TRACE} = \rho_{20} \frac{\ell}{t \cdot w} \{1 + (T - T_a) \cdot \alpha_{20}\} = (0.068T + 15.9) \times 10^{-6} \frac{\ell}{t \cdot w}$$

T : 温度 [$^{\circ}\text{C}$]

ℓ : パターン長 [mm]

t : パターンの厚さ [mm]

w : パターン幅 [mm]

T_a : 基準温度 20°C ⁽²⁾

ρ_{20} : 20°C における標準軟銅の体積抵抗率 $0.017241 \Omega\text{mm}^2/\text{m}$ ⁽²⁾

α_{20} : 20°C における標準軟銅の温度係数 0.00393 ⁽²⁾

線幅 $w=10\text{mm}$ 、基板内層に設ける電源層の厚さ $t=0.035\text{mm}$ 、配線長 $\ell=15\text{mm}$ 、電流 3A_{max} 、 $T=70^{\circ}\text{C}_{\text{max}}$ として電源配線による IR ドロップ $V_{\text{DROP}(1.15\text{V})}$ [mV] を計算すると、

$$R_{\text{TRACE}(1.15\text{V})} = (0.068 \times 70^{\circ}\text{C} + 15.9) \times 10^{-6} \times 15\text{mm} / (0.035\text{mm} \times 10\text{mm}) = 0.89\text{m}\Omega$$

$$V_{\text{DROP}(1.15\text{V})} = 0.89\text{m}\Omega \times 3\text{A} = 2.7\text{mV}$$

と想定されます。


(4) 1.15V 電源の負荷過渡応答と配線インダクタンスの検討

AG903 で使用される 1.15V に必要な精度は $\pm 5\%$ で、これは $\pm 57.5\text{mV}$ に相当します。ここから、LTM4624 の出力電圧精度 30mV 、出力リップル 0.98mV 、配線による IR ドロップ 2.7mV を差し引くと、 $57.5\text{mV} - 30\text{mV} - 0.98\text{mV} - 2.7\text{mV} = 24\text{mV}$ となります。

LTM4624 の負荷過渡応答と配線のインダクタンス成分による電圧降下が、この 24mV 内に入るかどうかを検討します。実際の負荷電流のパターンを基に、負荷電流変動 dI/dt が大きくなる部分を見出し、特性値の計算やシミュレーションなどによって評価を行います。

図 2-19 に、AG903 コア電源の負荷電流の観測例を示します。AG903 のリセット後にプログラムがロードされるタイミングで大きなステップ状の電流変動を生じていることが分かります。また、AG903 によるプログラム実行期間中は、 0.3Ap-p 程度の負荷変動がきわめて短周期で連続的に発生しています。

図 2-19 AG903 コア電流の観測例 ($200\text{mV}/\text{div}=0.25\text{A}/\text{div}$, $20\text{s}/\text{div}$)



① ステップ変動に対する負荷過渡応答の確認

まず、ロード開始時のステップ状の電流変動に対する DC/DC コンバータの負荷過渡応答を確認します。図 2-17 の LTpowerCAD II による計算結果を参照すると、 1A 負荷ステップに対する負荷過渡応答で $\Delta V_o@Step=10.5\text{mV}$ の電圧降下が生じることがわかります。これは 24mV より低く、余裕もあるため、仕様としては満足できそうだと分かります。

② 短周期の負荷変動に対する電源配線の目標インピーダンス

AG903の実行期間中に連続的に発生している短周期の負荷変動の影響を検討します。

最大許容リップル電圧 $\Delta V=24\text{mV}$ 、最大過渡電流 $\Delta I=0.5\text{A}$ として 1.15V 電源配線のターゲット・インピーダンス $Z_{T(1.15V)}$ [Ω] を計算すると、

$$Z_{T(1.15V)} = \Delta V / \Delta I = 24\text{mV} / 0.5\text{A} = 48\text{m}\Omega$$

となります。すなわち、LTM4624 から AG903 までの電源配線のインピーダンスを 48mΩ 以下に抑えることが必要です。

この条件を満たすことが可能かどうか、ビアのインダクタンス、配線のインダクタンス、パスコンの特性などを考慮してシミュレーションで検証します。

③ ビアのインダクタンス

文献(3)を参考にして、電源層を接続するビアのインダクタンス $L_{VIA(1.15V)}$ [nH] を求めてみます。基板表層から内層の電源層までの距離 $t=1.3\text{mm}$ 、ビアの穴径 $d_h=0.35\text{mm}$ として、

$$L_{VIA(1.15V)} = 0.2t \left(\ln \frac{4t}{d_h} + 1 \right) = 0.2 \times 1.3\text{mm} \times \left(\ln \frac{4 \times 1.3\text{mm}}{0.35\text{mm}} + 1 \right) = 0.96\text{nH}$$

が得られます。

GND 層を接続するビアのインダクタンス $L_{VIA(GND)}$ [nH] は、基板表層から内層の GND 層までの距離 $t=0.2\text{mm}$ 、ビアの穴径 $d_h=0.35\text{mm}$ として、

$$L_{VIA(GND)} = 0.2 \times 0.2\text{mm} \times \left(\ln \frac{4 \times 0.2\text{mm}}{0.35\text{mm}} + 1 \right) = 0.07\text{nH}$$

が得られます。

④ 配線のインダクタンス

LTM4624 の出力コンデンサから 1.15V 電源ベタ・パターンまでの配線は、先に検討したように 10mm 幅、15mm 長のパターンと想定され、 $R_{TRACE(1.15V)}=0.89\text{m}\Omega$ と計算できます。文献(4)を参考にして、この配線のインダクタンス $L_{TRACE(1.15V)}$ [nH] を求めてみると

$$L_{TRACE(1.15V)} = 0.4\ell \left(\frac{h}{w} \right)^{0.6} = 0.4 \times 15\text{mm} \times \left(\frac{0.2\text{mm}}{10\text{mm}} \right)^{0.6} = 0.57\text{nH}$$

が得られます。

⑤ パスコンの考慮

図 2-17 に示した LTpowerCAD II による計算結果より、LTM4624 のループの帯域幅は Loop BW=177.83kHz となっています。これを超える周波数の電流変化に対しては、パスコンで安定化させる必要があります。

⑥ 電源配線インピーダンスのシミュレーション

1.15V 電源の等価回路を LTpowerCAD II から LTspice にエクスポートし、ビアと電源配線の抵抗、インダクタンスを追加し、メーカーが示す特性値を適用したパスコンを追加した回路を図 2-20 に示します。

図 2-20 LTspice による 1.15V 電源の確認用回路例

DC/DC と示した枠内の回路が LTspice 用にエクスポートされた回路(Lviag1 は後で追加)





図 2-21 が、この回路を LTspice でシミュレーションした結果です。適切なビアの数とパスコンを使用すれば、100MHz 以下の電源回路のインピーダンスを 48mΩ 以下にできることが確認できました。

このシミュレーションは実際の電源パターンによるものではありませんが、レイアウト案の段階で 1.15V 電源配線を 10mm 幅、15mm 長で引けることが分かっていたら、DC-DC コンバータとして LTM4624 を選定可能なことが分かります。

図 2-21 LTspice による 1.15V 電源回路のシミュレーション結果



(5) 1.8V 電源の検討

1.8V 電源についても、同様にして DC/DC コンバータと電源配線の検討を行います。1.8V の電流見積もりは表 2-8 より 0.94A なので、約 1A として評価します。

XCL213B183DR(トレックス・セミコンダクター)の出力電圧精度は $1.8\text{V} \pm 2\%$ ($1.8\text{V} \pm 36\text{mV}$)、リップル電圧は、データシートの XCL213、 $V_{IN}=5.0\text{V}$ 、 $V_{OUT}=1.8\text{V}$ における「リップル電圧-出力電流特性例」から読み取って、 $I_{OUT}=1\text{A}$ 時に概ね $\pm 13\text{mV}$ です。

第3章 回路設計の詳細

XCL213B183DR から 1.8V 電源ベタ・パターンまでの配線を、配線長 $\ell=15\text{mm}$ 、線幅 $w=10\text{mm}$ 、電流 I_{Amax} 、 $T=70^\circ\text{Cmax}$ として IR ドロップ $V_{\text{DROP}(1.8\text{V})}$ [mV] を計算すると、
 $R_{\text{TRACE}(1.8\text{V})} = (0.068 \times 70^\circ\text{C} + 15.9) \times 10^{-6} \times 15\text{mm} / (0.035\text{mm} \times 10\text{mm}) = 0.89\text{m}\Omega$
 $V_{\text{DROP}(1.8\text{V})} = 0.89\text{m}\Omega \times 1\text{A} = 0.89\text{mV}$
 が想定されます。

AG903 で使用される 1.8V に必要な精度は $\pm 5\%$ であり、これは $\pm 90\text{mV}$ に相当します。これから、XCL213B183DR の出力電圧精度 36mV、出力リップル 13mV、電源配線による IR ドロップ 0.89mV を差し引くと、 $90\text{mV} - 36\text{mV} - 13\text{mV} - 0.89\text{mV} = 40\text{mV}$ となります。この 40mV 内に XCL213B183DR の負荷過渡応答と配線のインダクタンス成分による電圧降下が入れば、仕様は満たされると評価できます。

XCL213B183DR は特性確認用のツールが提供されていませんが、データシートの XCL214、 $V_{\text{IN}}=5.0\text{V}$ 、 $V_{\text{OUT}}=1.8\text{V}$ における「負荷過渡応答特性例」を確認すると、 $I_{\text{OUT}}=0.1\text{A} \leftrightarrow 1\text{A}$ の負荷ステップに対して、 $\pm 38\text{mV}$ 程度の電圧変動が確認できます。40mV より低い場合、仕様としては満足しそうだということが分かります。

最大許容リップル電圧 $\Delta V=40\text{mV}$ 、最大過渡電流 $\Delta I=0.5\text{A}$ としてターゲット・インピーダンス $Z_{\text{T}(1.8\text{V})}$ [Ω] を計算すると、

$$Z_{\text{T}(1.8\text{V})} = \Delta V / \Delta I = 40\text{mV} / 0.5\text{A} = 80\text{m}\Omega$$

となります。XCL213B183DR から AG903 の端子までのパスコンを含めた電源回路のインピーダンスを $80\text{m}\Omega$ 以下に抑えることが必要です。

1.15V 電源回路の確認では、電源配線が 10mm 幅、15mm 長で引ければ電源回路のインピーダンスを $48\text{m}\Omega$ 以下とできました。同様に 1.8V 電源回路でも同じ構成がとれれば、1MHz 以上の電流変動に対しては配線とパスコンの影響が支配的なことより、インピーダンスを $80\text{m}\Omega$ 以下で実現できると判断できます。

レイアウト案の段階で大まかな特性確認を行い、基板配線やパスコンの条件を見定めておけば、パターン設計の段階になってから配線がうまく引けなくなったり、所定の特性が得られなくなって設計の大幅な手戻りが発生することを防止できます。

◆ 参考文献 ◆

- (1) JIS C 5201-1 : 2011, 電子機器用固定抵抗器—第 1 部 : 品目別通則, 日本工業規格
- (2) JIS C 3001-1981, 電気用銅材の電気抵抗, 日本工業規格
- (3) John Ardizzoni ; 高速プリント回路基板レイアウトの実務ガイド, アナログ・デバイセズ
- (4) デジタル IC の電源ノイズ対策・デカップリング アプリケーションマニュアル, 株式会社村田製作所
- (5) RR シリーズ金属皮膜チップ抵抗器(精密級)製品カタログ, 進工業株
- (6) LTM4624 データシート, リニアテクノロジー
- (7) XCL213/XCL214 シリーズ・データシート, トレックス・セミコンダクター


本章では、第 2 章で策定した基本回路構成と主要部品に従って、基板全体にわたって詳細な回路設計を進めていきます。実用性や信頼性を重視し、EMC 対策、ESD 保護などについても十分に配慮した設計を行っています。

3-1 AG903 システム関連

AG903 を動作させるために必要なクロック回路、リセット回路、電源周りのパスコンやフィルタなどについて解説します。

図 3-1 に、AG903 システム周辺回路の主な部分を示します。リセット回路や電源周りについては、次ページ以降に回路図を示します。

図 3-1 AG903 システム周辺回路



(1) クロックとブート・モード切替え

水晶振動子 X1 を用いて AG903 の動作クロックを生成します。AG903 の内蔵 USB コントローラを使用する場合、X1 は 24MHz を用います。本基板では、X1 は AG903 評価ボードと同じ FA-128 (セイコーエプソン) を使用します。発振回路を構成する R16、C44、C45 も AG903 評価ボードと同じ定数を適用しておき、改めて実機でマッチングを評価します。

オーディオ用マスタ・クロックを発生するために、11.2896MHz(=44.1kHz×256)の水晶発振器X2を使用しています。X2の電源端子にはノイズ・フィルタ(NF16)を使用しています。ただし、オーディオを使用しないときや、AG903内蔵PLLでオーディオ用クロックを生成する場合には、X2を実装せずR35でプルダウンします。X2を実装する場合には、R35は使用しません(回路図のxx()は未実装の意味)。

DIPスイッチのSW2は、AG903のブート・モードを切り替えるためのものです。


(2) リセット回路

図3-2にリセット回路を示します。

AG903のリセット信号nRESETは、リセットICのBD5228G(ローム)で生成します。BD5228Gによって検出電圧(2.8V±1%)、電源投入時や瞬断時におけるリセット信号のLレベル、スイッチSW1によるマニュアル・リセットを含めたりセット期間が保証されます。出力はオープン・ドレインで、R115でプルアップしています。

リセット期間はコンデンサC157で設定します。 $0.01[\mu\text{F}] \times 5.4 = \text{typ. } 54\text{ms}(\text{min } 0.01[\mu\text{F}] - 10\%) \times 2 = 18\text{ms}$ としています。

図3-2 リセット回路



さらに、JTAG デバッガから基板をリセットしたり、基板のリセット状態をJTAG デバッガが検出できるように、JTAG デバッガのnSRST(双方向信号)をnRESETに接続しています。JTAG インターフェースについては3-15章で解説します。


デバッグ時のリセットには次のような注意点があります。

AG903のnRESET端子をLにしている期間中は、AG903のすべての機能がリセットされるので、デバッガからブレーク・ポイントを設定できません。nSRSTを用いてnRESET=Lとすると、リセット解除後にリセット・ベクタでCPUを停止させられなくなります。

一方、nINIT端子をLにしている期間中は、AG903の内蔵CPUと一部の機能ブロックのみがリセットされるので、ブレーク・ポイントの設定が可能です。

リセット・ベクタでCPU停止を可能にしたい場合には、理想的には図3-3のようなタイミングでnRESETとnINITを制御し、nRESETを先に解除してブレーク・ポイント設定を行います。JTAG デバッガがリセット・ベクタを設定するタイミングは標準規格がないので、使用するJTAG デバッガと連携して適切なタイミングとなるように設計する必要があります。

図3-3 リセット・ベクタでCPUを停止させる場合のリセット・タイミング例



(3) AG903の電源周り

図3-4にAG903の電源周りの回路を示します。

+3.3V, +1.8V, +1.15VをAG903に供給しています。+1.8Vを抵抗分圧して、AG903内蔵DDR用のリファレンス電圧DDR_VREFCAを生成しています。

電源端子にはパソコンを接続し、電源品質が重要なアナログ回路用電源端子やPLL用電源端子はノイズ・フィルタで電源分離します。本基板では、内層にベタGNDを設けることを前提として、チップエミフィルNFM18PS474R0J3(村田)で電源分離とパソコンを兼ねています。内層GNDが使用できない場合は、チップビーズを組み合わせで電源分離します。

図3-4 AG903の電源端子接続




図3-5～3-6は、0.47uFチップエミフィル(OUT1)、0.47uFチップコンデンサ(OUT2)、チップビーズ+0.47uFチップコンデンサ(OUT3)の三つについて、パスコンの効果をLTspiceを用いて比較したものです。

チップエミフィル(OUT1)は、リード線のL成分やR成分を極小に抑えた三端子コンデンサ構造の部品であり、最も高い周波数まで良好な特性が得られています。

図3-5 LTspice を用いたパスコン比較用回路





図3-6 LTspice を用いたパスコン比較結果




3-2 JTAG インターフェース

図3-7にJTAG インターフェース回路を示します。

AG903のJTAG信号線をコネクタCN1に接続しています。市販のJTAGデバグと接続しやすいように、ARM JTAG 20仕様のコネクタ(20ピン2.54mmピッチ・ピンヘッダ)を使用し、回路構成もそれに準じています。nSRSTは、デバグから基板をリセットしたり、リセット状態をデバグが検出するための信号線です(3-1章参照)。信号線には、ダンピングとAG903の保護を兼ねて抵抗R12、R19、RA13を挿入しています。

nTRSTは、AG903の内蔵TAPコントローラのリセット信号です。JTAGデバグが未接続でもノイズによる誤動作を防ぐため、TAPコントローラのリセット状態が維持されるように、nTRSTはプルダウンしてあります。TAPコントローラはAG903のJTAG機能を制御するためのもので、リセット状態のままでも通常動作には支障ありません。

図3-7 JTAG インターフェース回路



3-3 RS-232 インターフェース

AG903のUART0をUSB-シリアル・インターフェース、UART2をRS-232 インターフェース、UART3をRS-485 インターフェース(3-4章で解説)として使用します。

(1) USB-シリアル・インターフェース

図3-8にUART0 インターフェース回路を示します。


AG903のUART0は他の機能とピン・マルチプレクスされていないので、デバック用や保守用の通信ポートに適します。本基板では、デバッグ時などに容易にPCに接続できるように、FT234XD(FTDI)を用いてUSBに変換します。制御信号は使用しないので、UART0_CTSはGPIOに割り当て、RTC 割込み入力(RTC_nINT)に使用します。

USB変換によって、非同期シリアルでも高ビット・レートの通信が可能です。FT234XDの最大ビットレートは3Mbpsですが、AG903のUART用クロックが100MHzの場合には、分周比の関係で使用可能な最大ビットレートは2Mbpsとなります。

FT234XDはセルフパワーでもUSBバスパワーでも動作可能です。セルフパワー動作時は、基板の電源ON/OFFに連動してPC側でUSB挿抜の処理が働いてしまいます。本基板ではSN74AUP1T32(TI)で分離して、USBバスパワーで動作させています。

FT234XDとCN3間の配線がクロスしないように、リバース・タイプのUSB micro-Bコネクタを使用します。TVSダイオードDF3A6.8LFV(東芝)とコモンモード・フィルタLXES11DAA2-137(村田)を用いてケーブル挿抜時のESDから保護しています。

図3-8 UART0 インターフェース回路





(2) RS-232 インターフェース

図3-9にRS-232 インターフェース回路を示します。

UART2は、MAX3232E(TI)によってRS-232レベルに変換します。USB接続と異なり、ソフトウェア処理が容易にできます。RS-232は機器内接続もケーブル接続も想定されますが、MAX3232Eはスルーレートが制限されており、ケーブル伝送にも適します。EMC対策を追加できるようにR67, R68, C111, C112用の基板パターンを設けてあります。

タッチパネル制御基板などとの接続が必要となる+5V電源も、コネクタに出しています。EMC対策としてチップ・フェライト・ビーズMPZ1608S221A(TDK)を使用し、さらにESD保護ダイオードも実装可能にしています。

図3-9 RS-232 インターフェース回路




3-4 RS-485 インターフェース

図 3-10 に RS-485 インターフェース回路を示します。

UART3 インターフェースを RS-485 モードで使用し、LTC2850(リニアテクノロジー)で RS-485 レベルに変換します。RS485 はマルチドロップ接続が可能なので、ドライバの方向制御が必要になります。AG903 では UART3_RTS がドライバ制御信号として使用できるため、これを LTC2850 の DE 端子と /RE 端子に接続しています。

AG903 の UART3_RTS 端子は、初期状態で内蔵プルアップが有効となっています。電源投入直後に LTC2850 の出力がアクティブになってしまうのを防ぐために、確実に L レベルが得られる 4.7kΩ の外付けプルダウン抵抗 R71 を使用しています。

図 3-10 RS-485 インターフェース回路




3-5 SPI フラッシュ・メモリ

図 3-11 に SPI フラッシュ・メモリ回路を示します。

SPI フラッシュ・メモリの N25Q128A (Micron) を、AG903 の内蔵 SPI-ROM コントローラに接続しています。これによって、SPI フラッシュ・メモリに格納されたプログラムからの起動が可能となります。高速にアクセスできるように、4線式 I/O 対応の SPI フラッシュ・メモリを用いると良いでしょう。

図 3-11 SPI フラッシュ・メモリ回路



さらに、機能拡張のために AG903 の EQS インターフェースをコネクタ CN2 に出してあります。クロックと I/O は、SPI フラッシュ・メモリと EQS インターフェースで共用しますが、それぞれにチップ・セレクトを用意しているため、排他的に使用できます。

3-6 アナログ・ビデオ入力インターフェース

図 3-12 にアナログ・ビデオ入力インターフェース回路を示します。


NTSC/PAL コンポジット・ビデオ信号を、AG903 の 4 チャンネルのアナログ・ビデオ入力 (CVIN0 ~ 3) に入力します。コネクタは一般的な RCA コネクタです。

コネクタはケーブル挿抜や接触の頻度が高いことが想定されます。ESD 保護のために、双方向タイプの TVS ダイオード RSB6.8SM (ローム) でクランプしています。

ビデオ信号へのノイズ混入を防ぐため、アナログ用 +1.8V 電源 (V18CV) としてノイズの少ないクリーンな電源が必要です。本基板では、LDO レギュレータ XC6221B182 (トレックス・セミコンダクター) を用いて +3.3V 電源から生成しています。さらに、LDO レギュレータの入力には、ノイズ除去用の CR フィルタを使用しています。また、PJ3 は配線パターンでジャンパーを形成し、デジタル・グラウンドとビデオ用グラウンド (VGND) を一点でアースしています。

AG903 のアナログ・ビデオ入力用 PLL の電源は、パソコンを兼ねたチップエミフィル NFM18PS474R0J3 (村田) で電源分離しています。

図 3-12 アナログ・ビデオ入力インターフェース回路



3-7 LCD インターフェース

図 3-13 に LCD インターフェース回路を示します。

(1) AG903 と LCD モジュールのインターフェース回路


AG903 の LVDS ビデオ出力インターフェースを用います。シングル・リンクの LVDS ビデオ出力と CMOS ビデオ出力を併用する場合は、LVDS はチャンネル 1 を使用します。

AG903 の LVDS ビデオ出力用アナログ電源 (VCCA33FPD1, VCCA11FPD1) は、パソコンを兼ねたチップエミフィル NFM18PS474R0J3 (村田) で電源分離しています。

本基板のコネクタ (CN11) と LCD モジュールの間はケーブルで接続するため、EMC 対策としてコモンモード・フィルタ LXES11DAA2-137 (村田) を挿入しています。

LCD モジュールの前面にタッチパネルが装着されると、LCD インターフェースが ESD を受けやすくなるので、保護ダイオードを実装できるようにしてあります。

図 3-13
LCD インターフェース回路



(2) LCD モジュール用とバックライト用の電源回路

AG903 と LCD モジュールのインターフェース回路のほか、LCD モジュール用とバックライト用の電源回路および制御回路をコネクタに出しています。LCD モジュール電源は一般的に +5V か +3.3V、バックライト電源は一般的に +12V が使用されます。バックライト制御信号を用いて、これらの電源供給を ON/OFF できるようにします。

+5V 電源は、負荷スイッチ BD2242G (ローム) で ON/OFF します。+3.3V 電源は、本基板の +3.3V を使用すると電源容量が大きくなる懸念があるため、DC/DC コンバータ XCL213B333 (トレックス・セミコンダクター) で生成します。XCL213B333 は CE 端子で ON/OFF できます。BLP1_PPWR 信号を +5V と +3.3V の ON/OFF に使用します。

+12V 電源は、負荷スイッチ FPF2700 (オン・セミコンダクター) で ON/OFF します。BLP1_BPWR 信号を +12V の ON/OFF に使用します。

LCD モジュールやバックライトの負荷容量は使用する製品で異なります。電源 ON 時の突入電流にも注意が必要です。XCL213B333, BD2242G, FPF2700 は、すべてソフトスタート機能を内蔵しており、過大な突入電流を抑止できます。



(3) バックライト制御回路

バックライト制御には、AG903が出力するバックライトのON/OFF信号BLP1_BLGTと調光用PWM信号BLP1_BPWMを使用します。

バックライトの制御電圧の閾値は、LCDモジュールによって大きく異なり、 $V_{IH} \geq +2.5V$ 程度のもの、 $V_{IH} \geq +9V$ 程度のものなどがあります。そこで、+12V動作のグラウンドセンス・オペンプBA10358(ローム)で非反転増幅器を構成し、制御電圧のレベル変換を可能にしています。レベル変換が必要ない場合は、R40とR42を 0Ω 、R41とR44を未実装にして、増幅率=1とします。

BA10358は同相入力電圧範囲0Vから使用可能で、最大出力電圧(Low)が250mV以下、入力オフセット電圧最大7mVです。増幅率3倍にしても、閾値 $V_{IL} < 0.4V$ を満足できます。なお、BA10358出力の抵抗R38、R39は、ケーブルの静電容量による発振防止用です。

調光用信号としてアナログ電圧を使用するLCDモジュールもあるため、BA10358でアクティブLPFを構成し、PWM信号をアナログ電圧に変換できるようにしています。回路図の破線部分を利用して、2次サレンキー形LPFを構成できます。

3-8 オーディオ出力インターフェース

図3-14にオーディオ出力インターフェース回路を示します。

AG903の同期シリアル・インターフェースのチャンネル3(SSP3)にオーディオ用DACのPCM5100A(TI)を接続し、アナログ・オーディオ信号に変換します。SSP3の出力はI²Sフォーマットとします。PCM5100Aは+3.3V単一電源で動作し、内蔵の昇圧チャージポンプによって、1k Ω 以上の負荷に対して直接2Vrmsの出力が可能です。これをライン出力として、ステレオ・ミニジャック(CN13)に接続します。


本基板では、11.2896MHz(=44.1kHz×256)の水晶発振器で生成したオーディオ用マスタ・クロックでAG903のSSP3を動作させます(3-1章参照)。AG903はマスタ・クロックをSSP3_RXD端子から出力可能ですが、PCM5100Aはマスタ・クロックの供給が不要です。

そこで、SSP3_RXD端子はGPIOとして割り当て、PCM5100AのXSMT端子に接続してミュート制御を行えるようにしています。XSMT端子の初期状態はプルダウン抵抗R63によりLレベルにし、電源投入時のノイズを抑止します。

オーディオ信号へのノイズ混入を防ぐため、PCM5100A用のアナログ+3.3V電源は、ノイズの少ないクリーンな電源が必要です。本基板では、LDOレギュレータXC6221B332(トレックス・セミコンダクター)とCRフィルタを用いて、デジタル用の+5V電源から生成しています。さらに、PJ4は配線パターンでジャンパーを形成し、デジタル・グラウンドとオーディオ用アナログ・グラウンド(AGND)を一点アースしています。

ケーブル挿抜時やコネクタ接触時のESDに対して、双方向タイプのTVSダイオードRSB6.8SM(ローム)で保護しています。

図3-14 オーディオ出力回路



3-9 GPIO インターフェース


図3-15にGPIOインターフェース回路を示します。

AG903のタイマI/Oを、GPIOインターフェースとしてコネクタCN10に接続します。タイマI/Oの機能を利用すれば、ジョグダイヤルなどを容易に接続できます。

GPIOインターフェースは、リレーやフォトカプラによる接点入出力の用途にも一般的に使用されます。その場合に必要となる+5V電源も、コネクタに出ています。EMC対策として、チップ・フェライト・ビーズMPZ1608S221A(TDK)を使用しています。

また、本基板ではGPIOを4チャンネルしか用意していないので、チャンネル数が不足する可能性があります。その場合は、I²C接続のI/OエクスパンダICを利用して、GPIOのチャンネル数を拡張することが可能です。そのため、AG903のI²Cポート1の信号線(3-2章参照)も同じコネクタに用意しています。

図3-15 GPIOインターフェース回路




3-10 デジタル・ビデオ出力インターフェース

図 3-16 にデジタル・ビデオ出力インターフェース回路を示します。

AG903 の CMOS ビデオ出力を、TFP410(TI)を用いて DVI 変換して HDMI コネクタ CN12 に接続します。また、AG903 の I²C ポートを FET でレベル変換して、DDC 信号として出しています。I²C は複数のデバイスをバス接続可能ですが、DDC は外部機器との接続になるので、セキュリティのために I²C ポート 0(SCL0, SDA0)を単独で使用します。

図 3-16 デジタル・ビデオ出力インターフェース回路



DDC では +5V 電源も供給しています。この +5V は最低 55mA の電源容量が必要です。過電流保護の目的で、負荷スイッチ BD2242G(ローム)を使用しています。

電源 ON/OFF の必要はないので、この BD2242G は常時 ON で使用します。本基板では、USB の VBUS 電源 ON/OFF などに BD2242G を用いているので、それを流用することとしました。

過電流検出の閾値は抵抗 R60 で設定され、 $19364 \times 100^{0.98} = \text{typ. } 212\text{mA}$ 以上の負荷電流が遮断されます。

TFP410のアナログ電源は、パソコンを兼ねたチップエミフィル NFM18PS474R0J3(村田)で電源分離しています。また、AG903とTFP410を1.8V CMOSインターフェースで接続するため、TFP410のVREF端子に+1.8Vから抵抗分圧した+0.8Vを与えます。

CMOSビデオ出力は高速デジタル信号なので、通常はAG903とTFP410を波形改善のためのダンピング抵抗を介して接続します。ただし、AG903は出力ドライブ能力の切り替えが可能のため、ドライブ能力を適切に設定すればダンピング抵抗の削減が図れます。

図3-17～20に、HyperLynxを用いたシミュレーションによる検討例を示します。

図3-17 HyperLynxを用いたシミュレーション結果① (ドライブ能力比較)




図3-18 HyperLynxを用いたシミュレーション結果② (バラツキ比較)




図3-19 HyperLynxを用いたシミュレーション結果③ (2mAドライブ時の低速版のタイミング)




図3-20 HyperLynxを用いたシミュレーション結果④ (2mAドライブ時の高速版のタイミング)




図3-17は、AG903とTFP410を線幅0.15mm、配線長35mmで直結した場合のシミュレーション結果の例です。AG903のドライブ能力設定によって、信号波形の様子が変わることが分かります。

ドライブ能力2mAでは応答は遅くなりますが、オーバーシュート、アンダーシュートは発生しません。ドライブ能力4mAではオーバーシュート、アンダーシュートが見られますが、応答は高速になります。

図3-18は、AG903の速度のバラツキをシミュレーションした結果です。低速側に振れたAG903でも、TFP410の閾値VREF=0.8V±0.2Vに対して、電圧振幅に余裕があることを確認できます。

図3-19～20は、ドットクロックDVO_CLK(164MHz)とデータDVO_D0(82MHz)を重ね合わせて位相差を確認したものです。AG903はDVO_CLKの立ち上がりに同期してDVO_D0を出力し、TFP410はDVO_CLKの立ち下りでDVO_D0を取り込みます。DVO_D0の点線は、AG903からの出力が最大出力遅延時間1.2ns遅れた時の波形となります。

DVO_CLKは、最大165MHzで使用される可能性があるため、EMC対策できるようにダンピング抵抗82Ωを挿入しています(図3-16のR3)。図3-19～20のシミュレーションも、このダンピング抵抗を挿入してシミュレーションしています。

低速側に振れたAG903では、応答が低速でダンピング抵抗による鈍りも加わり、164MHzの高速なDVO_CLKは電圧振幅が小さくなります(図3-19)。ただし、TFP410はシュミット・トリガ入力で、その閾値は十分超えていることが確認できます。高速側に振れたAG903では、応答が高速なためDVO_CLKの電圧振幅は十分です(図3-20)。DVO_D0も含めて過度なオーバーシュート、アンダーシュートはありません。

どちらのケースもTFP410のセットアップ時間 $\geq 1.2\text{ns}$ を満たしており、TFP410のホールド時間 $\geq 1.3\text{ns}$ も十分確保できているため、AG903のドライブ能力を2mAにして使用できるとことが分かります。

DVO_FIELD端子は、DVI受信側の接続検出信号DVO_HPDの入力に使用します。AG903の双方向端子を入力として使用しますが、誤って出力に設定された時のドライブ衝突を軽減する目的で、電流制限抵抗R4を使用しています。

HDMIコネクタ(CN12)からはケーブル接続されるので、EMC対策が必要です。また、ケーブル挿抜時やコネクタ接触時のESD保護も必要です。DVI信号はコモンモード・フィルタLXES11DAA2-137(村田)でEMC対策とESD保護を兼ね、DDC信号と+5V電源はTVSダイオードのDF3A6.8LFV(東芝)でESD保護を行っています。

HDMIケーブルのシールドが浮かないように、コネクタのFGは本基板のデジタル・グラウンドに結合させます。FGの接続は、EMC対策としてコンデンサC76と抵抗R50で結合させます。ただし、ESD耐性の高い部品が必要となります。



3-11 イーサネット・インターフェース


図 3-21 にイーサネット・インターフェース回路を示します。

AG903 の内蔵イーサネット MAC に、イーサネット PHY の DP83848K (TI) とパルス・トランス内蔵 RJ-45 コネクタ (CN16) を接続しています。

RJ-45 コネクタには 2 個の LED インジケータも内蔵しています。市販の LAN 機器に合わせて、緑色側をリンク・ステータス (リンク時点灯、通信時点滅)、黄色側をスピード表示 (100Mbps 時点灯) としています。DP83848K の LED_LINK と LED_SPEED を点灯制御に利用しています。

AG903 では、内蔵イーサネット MAC と SD カード・インターフェースを併用する場合、PHY との接続には RMII インターフェースを使用しなければなりません。RMII を使用する場合は、リファレンス・クロックとして、周波数許容偏差 $\pm 50\text{ppm}$ 以内の 50MHz 発振器出力を PHY と AG903 の両方に供給することが必要です。

図 3-21 イーサネット・インターフェース回路



IEEE802.3 規格で規定された MII インターフェースのコネクタで接続する場合、PHY アドレスは $0 <00000>$ と定められています。本基板では AG903 と PHY は直結なのでこの制約はなく、PHY アドレスは DP83848K のデフォルト値である $1 <00001>$ としています。

DP83848K は、通信相手のポートとやり取りして MDI (PC 側) か MDI-X (HUB 側) を自動設定する Auto-MDIX の機能を持ち、外付け抵抗で有効 / 無効を選択できます。この機能は通常 HUB 機器に搭載されるものなので、本基板では無効にしています。

DP83848K のアナログ電源は、パソコンを兼ねたチップエミフィル NFM18PS474R0J3 (村田) で電源分離しています。

LAN ケーブルのシールドが浮かないように、コネクタの FG は、EMC 対策としてコンデンサ C116 と抵抗 R76 で基板のデジタル・グラウンドに結合させます。



3-12 USB インターフェース

図 3-22 に USB インターフェース回路を示します。

AG903 の内蔵 USB ホスト・コントローラを使用し、USB 用 PLL のアナログ電源は、パソコンを兼ねたチップエミフィル NFM18PS474R0J3 (村田) で電源分離しています。

USB コネクタから先はケーブル接続が想定されるため、EMC 対策および ESD 保護が必要です。差動データ線は、コモンモード・フィルタ LXES11DAA2-137 (村田) で EMC 対策と ESD 保護を兼ねます。VBUS 電源ラインは、チップビーズ MPZ1608S221A (TDK) で EMC 対策、TVS ダイオード DF3A6.8LFV (東芝) で ESD 保護を行います。


USB ケーブルのシールドが浮かないように、コネクタの FG は、EMC 対策としてコンデンサ C57 と抵抗 R26 で本基板のデジタル・グラウンドに結合させます。

USB 規格では、VBUS 電源ラインに 120uF 以上のパソコンの挿入が規定されており、100uF (C58) と 47uF (C59) を並列接続して実現しています。また、負荷スイッチ BD2242G (ローム) を用いて VBUS 電源の ON/OFF を行います。この BD2242G は、過電流の検出および保護の機能ももっています。

BD2242G の過電流検出信号端子 /OC はオープンドレインですが、AG903 の内蔵プルアップを使用して外付け抵抗を削減します。過電流検出信号 USB_nVBUSERR は AG903 の双方向端子を入力として使用しますが、誤って出力に設定された時のドライブ衝突を軽減する目的で、電流制限抵抗 RA3 を使用しています。

過電流検出の閾値は抵抗 R25 で決められ、 $19364 \times 33^{0.98} = \text{typ. } 629\text{mA}$ 以上の負荷電流で USB_nVBUSERR が L レベルとなり、ソフトウェア制御なしに VBUS 電源制御信号 USB_VBUSCTR が L レベルとなって VBUS 電源供給を遮断できます。

図 3-22 USB ホスト・インターフェース回路



3-13 SD カード・インターフェース

図 3-23 に SD カード・インターフェース回路を示します。

AG903 の内蔵 SD カード・ホストコントローラを使用します。SD カードは挿抜頻度が高いことが想定されるため、TVS ダイオード DF3A6.8LFV (東芝) で ESD 保護しています。

SD カード・クロック SD_CLK は、最大周波数 50MHz となるため、EMC 対策できるようにダンピング抵抗 R14 を挿入しておきます。また、SD カード側がドライブする時に生じるオーバシュートとアンダーシュートを低減できるように、SD カード側にダンピング抵抗 RA24, RA25 を挿入しておきます。


SD カードへの +3.3V 電源供給 (V33SD) は、負荷スイッチ BD2242G (ローム) で ON/OFF できるようにしています。BD2242G は電源の立ち上がり時間を typ. 0.6ms に制限するため、過大な突入電流を防ぐことができます。また、過電流保護の検出機能ももちます。

BD2242G の過電流検出信号端子 /OC はオープンドレイン出力のためプルアップが必要ですが、AG903 内蔵プルアップを利用して、外付け抵抗を削減しています。

過電流検出信号 SD_nPWRERR は、AG903 の双方向端子を入力として使用します。誤って出力に設定された時のドライブ衝突を軽減する目的で、電流制限抵抗 R13 を挿入してあります。過電流検出の閾値は R105 で設定され、 $19364 \times 33^{0.98} = \text{typ. } 629\text{mA}$ 以上の負荷電流で SD_nPWRERR が L レベルとなります。それによって、ソフトウェア制御なしにカード電源制御信号 SD_PWREN が L レベルとなり、SD カードへの電源供給を遮断できます。

また、SD カードの取り外しによってカード検出信号 SD_nCD が H レベルとなり、同じくソフトウェア制御なしに SD_PWREN が L レベルとなって、SD カードへの電源供給を遮断することができます。SD_nCD のチャタリングの影響が無視できない場合、コンデンサ C136 で対策できるようにしておきます。

図 3-23 SD カード・インターフェース回路



3-14 CFカード・インターフェース

図3-24にCFカード・インターフェース回路を示します。

AG903の内蔵CFカード・コントローラを True IDE モードで使用します。


本基板では、CFカードはHDD互換の蓄積メディアとして使用し、挿抜頻度が低いことを想定して、ESD保護素子を使用していません。頻繁な挿抜が想定される場合には、SDカード・インターフェース同様にESD保護素子の使用が望ましいでしょう。

AG903とCFカード・スロットの間には、オーバershootとアンダershootを低減できるように、ダンピング抵抗を挿入しておきます。

CFカードへの+3.3V電源供給(V33CF)は、負荷スイッチBD2242G(ローム)でON/OFFできるようにしています。BD2242Gは電源の立ち上がり時間をtyp. 0.6msに制限するため、過大な突入電流を防ぐことができます。また、過電流保護の検出機能ももちます。

BD2242Gの過電流検出信号端子/OCはオープンドレイン出力のためプルアップが必要ですが、AG903内蔵プルアップを利用して、外付け抵抗を削減しています。

図3-24
CFカード・インターフェース回路




3-16 電源回路

2-4章の図2-16(p.29)に電源回路構成を示したように、本基板では+12Vの入力電源からDC/DCコンバータでデジタル用の+5Vと+1.15Vを生成し、さらにこの+5VからDC/DCコンバータを用いてデジタル用の+3.3Vと+1.8Vを生成します。また、デジタル用の+5VからLDOを用いてアナログ用の+3.3Vを生成し、デジタル用の+3.3VからLDOを用いてアナログ用の+1.8Vを生成します。それぞれ負荷回路に供給するとともに、供給先の必要に応じて負荷スイッチでON/OFFを可能にしています。

電源回路の一部は、負荷側の回路説明の中で、回路図を示して詳細設計を解説しています。それらを除いた本基板の電源回路を、本章でまとめて解説します。

図3-26に本基板の電源回路を示します。

図3-26 電源回路



(1) DC+12V 入力電源

DC+12VはACアダプタからケーブル接続で入力するため、コモンモード・フィルタACM7060-701(TDK)とコンデンサC139でノイズ・フィルタを構成して、EMC対策を行っています。

(2) デジタル用 +5V 電源, +1.15V 電源

+5Vと+1.15Vは、それぞれLTM4624(リニアテクノロジー)を用いて+12Vから生成します。PJ1, PJ2はそれぞれ配線パターンでジャンパーを形成し、デジタル・グラウンドとLTM4624用信号グラウンド(SGND)を一点アースしています。

出力電圧は、FB端子とSGND端子間に接続した抵抗R109=8.25kΩ, R114=66.5kΩで設定します。2-4章で検討したように、抵抗の精度が重要なので、ともに許容差±0.5%、温度係数±25ppm/℃の精密金属皮膜チップ抵抗を使用します。

実際の値を求めると、それぞれ

$$V_{OUT}(5V) = (1+60.4k\Omega/8.25k\Omega) \times 0.6V = 4.99V$$

$$V_{OUT}(1.15V) = (1+60.4k\Omega/66.5k\Omega) \times 0.6V = 1.14V$$


となります。

さらにVOUT端子とFB端子の間にフィード・フォワード・コンデンサC_{FF}(C146, C154)を追加して、オーバーシュートとアンダーシュートを低減します。このC_{FF}に対する負荷過渡応答特性は、LTpowerCAD IIで確認できます。

図3-27に、+1.15VのC_{FF}に対する負荷過渡応答結果を示します。

C_{FF}がない場合(点線)に比べ、C_{FF}=100pFとした場合(実線)は、負荷過渡応答が14.7mVから10.5mVに改善されています。ただし、その反面、規定の電圧まで戻するのに若干の遅れが生じます。

図3-27 LTpowerCAD IIを用いたC_{FF}に対する負荷過渡応答結果 (Step=0.1A⇔1.1A, Step Slew=10A/us)



(3) デジタル用 +3.3V 電源, +1.8V 電源

+3.3V は, XCL213B333(トレックス・セミコンダクター)を用いて +5V から生成します。また +1.8V は, XCL213B183(トレックス・セミコンダクター)を用いて +3.3V から生成します。これらは出力電圧固定の DC/DC コンバータなので, 電圧設定用抵抗は使用していません。

(4) デジタル用電源の立ち上がり時間

各デジタル用電源の突入電流と立ち上がり時間について検討します。

+1.15V 電源ラインの総負荷容量は, パソコンを合計した結果, 約 300 μ F となります。突入電流の上限を 4A とした場合, LTM4624 の出力はおおむね単調増加的に上昇するため, 必要な立ち上がり時間 T_{RISE} は,

$$T_{RISE(1.15V)} > 300\mu F \times 1.15V / 4A = 86\mu s$$

となります。

同様に, +5V 電源ラインの総負荷容量は約 200 μ F であるため,

$$T_{RISE(5V)} > 200\mu F \times 5V / 4A = 250\mu s$$

となります。+5V の容量負荷は, 拡張基板の増設によってさらに増加する可能性もあるため, 立ち上がり時間は十分に長くしておくことが必要です。

LTM4624 の出力立ち上がり時間は, SS 端子に接続したコンデンサ(C155, C147)の容量値で決まります。SS 端子に 0.01 μ F を接続した場合,

$$T_{RISE(5V)} = 0.01\mu F / 2.5\mu A \times 0.6V = 2.4\mu s$$

より, 必要とされる立ち上がり時間 250 μ s の 10 倍程度を確保できることが分かります。

XCL213B333 と XCL213B183 は立ち上がり時間が固定で, typ. 0.3ms です。

本基板では, 各電源間の立ち上がり時間のトラッキングは必要ありません。だいたい揃えようと思っても, 0.3ms では +5V に必要な立ち上がり時間 250 μ s とほぼ同程度であり, 余裕が見込めません。

そこで, +1.15V と +5V はともに SS 端子の容量値を 0.01 μ F として十分な立ち上がり時間を確保し, +3.3V と +1.8V はそのままの typ. 0.3ms としました。

(5) LCD モジュール用 +3.3V 電源, アナログ用 +3.3V および +1.8V 電源

すでに, 回路図とともに詳細設計を解説してあります。

LCD モジュール用 +3.3V は XCL213B333(トレックス・セミコンダクター)で生成しています(3-7 章参照)。アナログ・オーディオ回路用の +3.3V は, LDO レギュレータ XC6221B332(トレックス・セミコンダクター)を用いて +5V から生成しています(3-8 章参照)。アナログ・ビデオ回路用の +1.8V は, LDO レギュレータ XC6221B182(トレックス・セミコンダクター)を用いて +3.3V 電源から生成しています(3-6 章参照)。

著者略歴

●麻生 勝之 (あそう・かつゆき)

株式会社 アクセル。スキーとお酒をこよなく愛するエンジニア。ジョギング中に「やり切るまで続けないのはいけない」と考える毎週末。

●宮崎 仁 (みやざき・ひとし)

有限会社 宮崎技術研究所。一人で何役もこなすユーティリティ・エンジニアを目指すも、なかなか道はけわしいと思う今日この頃。

●本誌掲載記事の利用についてのご案内

本誌掲載記事には著作権があり, また工業所有権が確立されている場合があります。したがって, 個人で利用される場合以外は所有者の承諾が必要です。また, 掲載された回路, 技術, プログラムを利用して生じたトラブルなどについては, 小社ならびに著作権者は責任を負いかねますのでご了承ください。本誌に記載されている社名, および製品名は, 一般に開発メーカーの登録商標または商標です。なお本文中では™, ®, © の各表示を明記しておりません。

●本書に関する質問について

電子メール, 電話でのお問い合わせは応じかねます。文章, 数式などの記述上の不明点についてのご質問は, 必ず往復はがきか返信用封筒を同封した封書でお願いいたします。ご質問は著者に回送し直接回答していただけますので, 多少時間がかかります。また, 本書の記載範囲を超えるご質問には応じられませんので, ご了承ください。

トランジスタ技術 特別小冊子(非売品)**SoCを用いたシステム設計の実践 !!**

著者	麻生 勝之 / 宮崎 仁
発行人	寺前 裕司
編集人	中元 正夫
発行所	CQ 出版株式会社
〒112-8619	東京都文京区千石 4-29-14
	(03)5395-2123(出版部)
	(03)5395-2141(販売部)
	振替 00100-7-10665
	Printed in japan

(無断転載を禁じます)

乱丁, 落丁はお取り替えます

デザイン / DTP(株)イー・スリー・プロダクション
印刷・製本 / 三晃印刷株式会社